扫描下载APP
其它方式登录
华为提出以‘时间缩微’替代‘几何缩微’的τ定律，通过逻辑折叠技术优化信号路径时延（τ），在成熟工艺上实现性能跃升；该范式转向3D立体架构，但面临签核工具缺失、RC提取、时序收敛、电源完整性等多重验证瓶颈；行芯科技在DAC 2026推出3D原生全栈签核平台，推动τ可测量、可验证，标志着EDA工具体系需系统性重构以支撑新范式落地。
AI正深度融入芯片设计流程，全球EDA三巨头Synopsys、Cadence和Siemens EDA纷纷推出Agentic AI方案，聚焦智能体在验证、综合、物理设计等环节的自主化应用；国产EDA厂商加速跟进，芯和、芯华章、合见工软等推出多款AI智能体平台，推动AI EDA从单点辅助迈向可信协同设计，中国厂商迎来技术突破与市场替代的黄金窗口。
东方晶源微电子科技（北京）股份有限公司由阿斯麦前员工俞宗强掌舵，主营集成电路量检测设备及制造类EDA软件，近期向上交所科创板递交IPO申请。公司聚焦前道工艺核心装备，产品覆盖电子束量测与缺陷检测设备、计算光刻软件，致力于打破国际垄断，但面临技术差距、持续亏损、毛利率下滑及高资产负债率等挑战。
芯晓科技自主研发分布式矩阵求解技术，推出数字电源签核工具IcPower，将先进制程芯片的电源签核周期从几周大幅缩短至几天，性能达国际厂商工具的4.5–8.5倍，已在国内多家芯片设计公司落地应用，覆盖CPU、GPU、智驾芯片等领域，并规划拓展热分析、应力分析及AI驱动设计平台。
AI正深度重塑芯片设计产业，推动其从人工驱动转向人机协同的智能工程时代。Google AlphaChip、Synopsys、Cadence等企业加速布局AI EDA，AI在RTL生成、布局布线、验证与PPA优化中发挥核心作用。EDA商业模式正从软件授权转向AI服务，中国有望借AI降低设计门槛，构建自主AI芯片设计生态。
月之暗面发布的Kimi K3大模型通过AI Agent在48小时内完成芯片全流程设计，引发EDA行业震动。该实验虽未替代高端芯片人工设计，但显著降低设计门槛、提升效率，挑战传统依赖大量工程师和高成本EDA工具的模式，推动芯片设计向‘目标驱动、AI调度工具’范式转变。
华为提出τ（韬）定律，以‘时间缩微’替代传统几何微缩，贯穿器件、电路、芯片、系统四层优化，已量产381款芯片，推动EDA从辅助工具升级为系统级性能优化中枢，要求真3D设计、STCO协同优化及多物理场耦合能力，加速国产EDA向全流程、跨层级、强协同演进。
华为提出半导体领域新理论‘韬定律’，以压缩信号传播时延（时间常数τ）替代传统摩尔定律的几何缩微路径，核心实现方式为‘逻辑折叠’——通过多层堆叠与垂直互连缩短关键路径。该定律已支撑381款芯片量产，2026年将推出逻辑折叠麒麟芯片，目标2031年达等效1.4纳米性能，并带动国产EDA、Chiplet先进封装及晶圆代工产业链发展。
英伟达通过自研AI工具（如NB-Cell、Prefix RL、Chip Nemo）大幅提升芯片设计效率，并以20亿美元战略入股Synopsys，将GPU深度嵌入EDA全流程，使先进芯片设计与制造高度依赖其硬件；国产GPU厂商则面临巨额亏损、先进制程EDA受制于人、工具链被英伟达生态绑定等多重困境。
英伟达以20亿美元为标准单元，在全球AI供应链关键节点（光通信、EDA工具、云基础设施等）实施战略性股权投资，形成‘股权招安’模式，旨在消除供应风险、转化研发支出为资产负债表资产、构建排他性生态壁垒，并正加速布局先进封装材料、极致液冷、微型变电技术及边缘算力枢纽四大物理瓶颈。
