扫描下载APP
其它方式登录
文章聚焦互补式场效应晶体管（CFET）技术进展，分析其作为突破1纳米节点的关键晶体管架构，阐述英特尔、台积电、三星和IBM四大机构在单片集成与顺序集成两条路径上的硅验证成果、工艺挑战及量产时间表，指出CFET正从概念走向功能电路，有望于2030年代初实现逻辑芯片量产应用。
文章探讨二维半导体（如MoS₂、WSe₂）在0.2nm级A2工艺节点中用于互补场效应晶体管（CFET）的集成可行性与性能瓶颈，指出其虽具原子级沟道优势，但受高接触电阻和主导性布局寄生电容制约，现有GAA架构下无法显著超越硅基CFET；需协同优化接触结构、输运特性和寄生参数，并开发适配二维材料的新CFET架构。
文章聚焦人工智能时代芯片技术的系统级创新趋势，强调突破不再依赖单一晶体管微缩，而需协同优化计算、内存与互连，并推动CFET、背面供电、光互连（COUPE）、3D混合键合及HBM等先进封装与制程技术发展；同时指出DRAM供不应求现状及摩尔定律在PPA维度的持续演进。
imec发布半导体工艺路线图，预测至2038年实现0.3纳米（A3）制程，指出传统晶体管微缩在2030年前后趋近极限，后续密度提升将依赖CFET垂直堆叠、背面供电网络（BSPDN）、高数值孔径EUV光刻及异构大规模集成（HLSI）等新技术，重新定义摩尔定律为逻辑单元面积缩小与系统级协同优化。
